Family list **9** family members for: JP6196490 Derived from 6 applications.

- Semiconductor device manufacturing method Publication info: **DE69323979D D1** - 1999-04-22
- Semiconductor device manufacturing method Publication info: **DE69323979T T2** - 1999-07-29
- Semiconductor device manufacturing method

Publication info: **EP0604234 A2** - 1994-06-29

EP0604234 A3 - 1995-01-11 **EP0604234 B1** - 1999-03-17

MANUFACTURE OF SEMICONDUCTOR DEVICE 4

Publication info: **JP3024409B2 B2** - 2000-03-21 **JP6196490 A** - 1994-07-15

SEMICONDUCTOR DEVICE MANUFACTURING METHOD FOR REMOVING

CONTAMINATION MATERIALS

Publication info: KR136742 B1 - 1998-04-29

Method of manufacturing a semiconductor device readily capable of removing contaminants from a silicon substrate

Publication info: US5444001 A - 1995-08-22

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

04725490 **Image available**

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

06-196490 [JP 6196490 A]

PUBLISHED: July 15, 1994 (19940715)

INVENTOR(s): TOKUYAMA MASAKO

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

04-347134 [JP 92347134]

FILED:

December 25, 1992 (19921225)

INTL CLASS: [5] H01L-021/322

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS)

ABSTRACT

PURPOSE: To easily remove contaminants in a manufacturing process wherein a semiconductor circuit device is formed on a silicon single crystal semiconductor substrate.

CONSTITUTION: A first process wherein an oxide film 3 is formed on a semiconductor circuit device forming surface of a silicon single crystal semiconductor substrate 1, a second process wherein a polycrystalline silicon film 4 is formed on the oxide film 3, and a third process wherein the oxide film 3 and the polycrystalline silicon film 4 are removed are provided.

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-196490

(43)公開日 平成6年(1994)7月15日

(51) Int. Cl. ⁵

識別記号

FI

H01L 21/322

P 8617-4M

M 8617-4M

Q 8617-4M

R 8617-4M

Y 8617-4M

審査請求 未請求 請求項の数7 (全12頁)

(21)出願番号

(22)出願日

特願平4-347134

平成4年(1992)12月25日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 ▲徳▼山 理子

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 後藤 洋介 (外2名)


(54) 【発明の名称】半導体装置の製造方法


(57)【要約】


【目的】 シリコン単結晶半導体基板上に半導体回路素 子を製造する過程において、汚染物質の除去を容易に行 なうことのできる半導体装置の製造方法を提供するこ と。

【構成】 シリコン単結晶半導体基板1の半導体回路素 子形成面に酸化膜3を形成する工程と、前記酸化膜3上 に多結晶シリコン膜4を形成する工程と、前記酸化膜3 及び多結晶シリコン膜4を除去する工程を有する。









【特許請求の範囲】

【請求項1】 シリコン単結晶半導体基板上に半導体回 路素子を製造する方法において、

前記シリコン単結晶半導体基板に酸化膜を形成する酸化 膜形成工程と、

前記酸化膜上に多結晶シリコン膜を形成する多結晶シリ コン膜形成工程と、

前記酸化膜及び多結晶シリコン膜を除去する除去工程と を有することを特徴とする半導体装置の製造方法。

【請求項2】 おいて、

前記酸化膜形成工程の前処理として、前記半導体回路素 子形成面に、素子分離用の選択酸化膜を形成する選択酸 化膜形成工程を有することを特徴とする半導体装置の製 造方法。

請求項1記載の半導体装置の製造方法に 【請求項3】 おいて、

前記除去工程の前処理として、前記酸化膜及び多結晶シ リコン膜に熱処理を施す熱処理工程を有することを特徴 とする半導体装置の製造方法。

請求項3記載の半導体装置の製造方法に 【請求項4】 おいて、

前記熱処理が1100℃以上の高温熱処理と、800℃ 以下の低温熱処理を含むイントリンシックゲッタリング を施す熱処理とを有することを特徴とする半導体装置の 製造方法。

請求項1~4記載のいずれかの半導体装 【請求項5】 置の製造方法において、

前記多結晶シリコン膜形成工程の後処理として、前記多 有することを特徴とする半導体装置の製造方法。

【請求項6】 請求項1~5記載のいずれかの半導体装 置の製造方法において、

前記酸化膜形成工程の前処理として、前記シリコン単結 晶半導体基板の半導体回路素子形成面に対向する面に、 裏面歪みを施す裏面歪工程を有することを特徴とする半 導体装置の製造方法。

【請求項7】 請求項1~6記載のいずれかの半導体装 置の製造方法において、

前記除去工程は、前記シリコン単結晶半導体基板の半導 40 体回路素子形成面にのみ形成された多結晶シリコン膜 を、除去することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 関し、特にシリコン半導体基板表面及びその近傍に存在 し、半導体回路素子特性を劣化させる原因となる重金属 等の汚染物質を低減する半導体装置の製造方法に関す る。

[0002]

【従来の技術】従来、シリコン半導体基板の表面及びそ の近傍の重金属汚染物質を低減する方法は、次の通りで あった。

【0003】まず、図12(a)に示すように、シリコ ン基板1を酸化する。次に、図12(b)に示すよう に、シリコン基板1の表面に酸化膜3を形成する。この 場合の酸化条件は、例えば、950℃でウェット酸化を 行ない、400オングストローム程度の酸化膜とする。 【0.004】この酸化膜3には、図12(b)に示すよ 請求項1記載の半導体装置の製造方法に 10 うに、シリコン基板1の表面及びその近傍に存在してい た重金属等の汚染物質2の一部が捕獲される。その後、 酸化膜3をフッ化水素酸水溶液でエッチングして除去す る (図12 (c) 参照)。

【0005】また、次の方法もある。まず、図13

(a)に示すように、シリコン基板1を酸化する。次に 図13(b)に示すように、シリコン基板1の表裏両面 に酸化膜3,3を形成する。この場合、酸化条件は、例 えば、950℃でウェット酸化を行ない、400オング ストローム程度の酸化膜とする。

【0006】この酸化膜3には、図13(b)に示すよ うに、シリコン基板1の表裏両面及びその近傍に存在し ていた重金属等の汚染物質2の一部が捕獲される。その 後、酸化膜3をフッ化水素酸水溶液でエッチングして除 去する(図13(c)参照)。

【0007】汚染を除去する方法としては、一般にイン トリンシックゲッタリング(以下、IGという)やエク ストリンシックゲッタリング(以下、EGという)とい った方法がある。

【0008】IGは、シリコン半導体基板内部の酸素析 結晶シリコン膜に不純物拡散を行なう不純物拡散工程を 30 出に汚染物質を捕獲させて、シリコン半導体基板表面及 びその近傍の汚染物質を低減するものである。EGは、 シリコン半導体基板の回路素子形成面をシリコン半導体 基板の表側と考えると、これに対向する一主面、すなわ ち、裏面に結晶欠落を導入し、これに汚染物質を捕獲す るものである。

> 【0009】シリコン半導体基板の裏面に結晶欠陥を導 入するのは、半導体回路素子形成前または、形成途中に おいて行われるが、いくつかの方法があげられる。例え ば、シリコン半導体基板の裏面に、SiOなどの細粒を 吹き付けたり、レーザー照射を行い、表面を溶融凝固さ せたりしてシリコン半導体基板裏面に物理的に損傷を与 えるバックサイドダメージ法、裏面にイオン注入を行 い、結晶格子を損傷させるイオン注入法、裏面に過剰の ドーパントを拡散させて結晶格子を歪ませる方法などで ある。

> 【0010】熱処理を施すと、前記の方法によって結晶 格子に損傷を与えられたシリコン半導体基板裏面には、 結晶欠陥が多数誘発され、重金属などの汚染物質はこれ らに捕獲される。

【0011】一方、シリコン半導体基板内部に酸素析出

を導入するためには、高音熱処理を行って、シリコン半 導体基板の表面近傍に酸素濃度の低い領域を形成した 後、核形成のための低温熱処理、欠陥の核を成長させて 酸素析出を導入するための高音熱処理を行う。なおIG 処理を効果的に行うためには、 $1 \sim 2 \times 10$ a t om s /cm⁻³の酸素濃度が必要である。

[0012]

【発明が解決しようとする課題】しかしながら、従来の 方法では、除去できる重金属等の汚染物質は、酸化膜に とり込まれたもののみであり、十分とはいえない。特 に、予め厚い酸化膜に覆われた部分をもつ構造である場 合、厚い酸化膜部分に取り込まれた汚染物質の除去は困 難であるとの問題がある。

【0013】また、従来の方法においても、酸化膜に取 り込まれる汚染物質は、表面近傍に存在するものが殆ど であり、比較的深いところにある汚染物質は十分に除去 できないとの問題がある。

【0014】さらに、基板表面近傍に酸素析出物などが ある場合、この析出などに重金属などの汚染物質が捕獲 される。このように、基板表面近傍に捕獲された汚染物 20 質は、酸化膜に取り込まれにくいため、酸化膜を除去し ても素子形成領域に汚染物質が残留してしまうとの問題で もある。

【0015】そこで、本発明の技術的課題は、上記欠点 に鑑み、汚染物質の除去を容易に行なうことのできる、 半導体装置の製造方法を提供することにある。

[0016]

【課題を解決するための手段】本発明によれば、シリコ ン単結晶半導体基板上に半導体回路素子を製造する方法 成する酸化膜形成工程と、前記酸化膜上に多結晶シリコ ン膜を形成する多結晶シリコン膜形成工程と、前記酸化 膜及び多結晶シリコン膜を除去する除去工程とを有する ことを特徴とする半導体装置の製造方法が得られる。

【0017】また、本発明によれば、前記半導体装置の 製造方法において、前記酸化膜形成工程の前処理とし て、前記半導体回路素子形成面に、素子分離用の選択酸 化膜を形成する選択酸化膜形成工程を有することを特徴 とする半導体装置の製造方法が得られる。

【0018】また、本発明によれば、前記半導体装置の 40 界面付近に集中する。 製造方法において、前記除去工程の前処理として、前記 酸化膜及び多結晶シリコン膜に熱処理を施す熱処理工程 を有することを特徴とする半導体装置の製造方法が得ら れる。

【0019】また、本発明によれば、前記半導体装置の 製造方法において、前記熱処理が1100℃以上の高温 熱処理と、800℃以下の低温熱処理を含むイントリン シックゲッタリングを施す熱処理とを有することを特徴 とする半導体装置の製造方法が得られる。

製造方法において、前記多結晶シリコン膜形成工程の後 処理として、前記多結晶シリコン膜に不純物拡散を行な う不純物拡散工程を有することを特徴とする半導体装置 の製造方法が得られる。

【0021】また、本発明によれば、前記半導体装置の 製造方法において、前記酸化膜形成工程の前処理とし て、前記シリコン単結晶半導体基板の半導体回路素子形 成面に対向する面に、裏面歪みを施す裏面歪工程を有す ることを特徴とする半導体装置の製造方法が得られる。

【0022】また、本発明によれば、前記半導体装置の 製造方法において、前記除去工程は、前記シリコン単結 晶半導体基板の半導体回路素子形成面にのみ形成された 多結晶シリコン膜を、除去することを特徴とする半導体 装置の製造方法が得られる。

[0023]

【作用】酸化膜上に多結晶シリコン膜を形成することに より、重金属汚染物質が、酸化膜と多結晶シリコン膜と の界面に捕獲される。

[0024]

【実施例】次に、本発明の実施例を図面を参照して説明 する。

- 実施例1-

図1は本発明の一実施例を説明した半導体装置製造工程 における半導体装置の断面図である。

【0025】工程1.先ず、図1(a)に示したよう に、シリコン基板1の表面及び表面近傍に、例えば、鉄 等の重金属汚染物質2が存在する。

【0026】工程2. ここで、シリコン基板1の上に酸 化膜3を形成すると、重金属汚染物質2の一部は酸化膜 において、前記シリコン単結晶半導体基板に酸化膜を形 30 3の内部や、酸化膜3とシリコン膜1との界面に捕獲さ れる(図1(b))。

> 【0027】工程3.次に酸化膜3の上に多結晶シリコ ン膜4を、例えば4000オングストローム堆積させ る。この堆積条件は、例えば、温度650℃、圧力1t orr、ガスはシランを用い、流量は500sccm程 度でよい。さらに、多結晶シリコン膜4にリン拡散を8 50℃、60分の条件で行なう。

【0028】この結果、図1(c)に示すように、重金 属汚染物質2は、重に多結晶シリコン膜4と酸化膜3の

【0029】工程4.つづいて、多結晶シリコン膜4と 酸化膜3を所謂ウェットエッチにて除去する。これによ り、シリコン基板1の表面及びその近傍での重金属汚染 を著しく低減することができる(図1 (d))。

- 実施例2-

図2は本発明の実施例2を説明した半導体装置製造工程 における半導体装置の断面図である。

【0030】本例では、図2(a)に示すように、シリ コン基板1の表面の一部に、例えば600mmもの厚い 【0020】また、本発明によれば、前記半導体装置の 50 素子分離酸化膜6が形成されている点を除けば、前述の

実施例1と同様の工程をたどる。

【0031】すなわち、シリコン基板1を酸化し、酸化膜3を形成後(図2(b))、多結晶シリコン膜4を堆積し、多結晶シリコン膜にリン拡散を施す(図2(c))。

【0032】次いで、捕獲した重金属汚染物質2ごと、 多結晶シリコン膜4及び酸化膜3を除去する(図2 (d))。

【0033】本例では、素子分離酸化膜6が存在することにより、基板表面に段差が生じ、さらに応力の集中が 10 生じ、汚染物質を蓄積しやすくなっている。そして、酸化膜6の端の部分に重金属汚染物質2′が集中しやすい。しかも、Fe等は酸化膜上に集まる傾向がある。

【0034】このため、多結晶シリコン膜4を用いることによる汚染物質除去の効果は、前述の実施例1の場合よりもさらに大きい。

【0035】以上説明したように、各実施例は、薄い酸化膜上に形成した多結晶シリコン膜によって、半導体基板中の重金属汚染を、酸化膜及び多結晶シリコン膜界面に捕獲することができるので、酸化膜のみの場合に比較し、より多くの重金属汚染物質を捕獲することができるという結果を得る。

【0036】特に、LOCOS等の素子分離を形成後、 汚染物質の除去を行なうと、Fe等の重金属がLOCO S端の酸化膜上に集まりやすい性質があるため、効果が 一層大きくなる。

-実施例3-

図3は本発明の実施例3を説明した半導体装置製造工程における半導体装置の断面図である。

【0037】工程1. 図3(a)に示すように、シリコ 30 ン基板1の表面及び表面近傍に例えば鉄のような重金属 汚染物質2が存在する。

【0038】工程2. 図3(b)に示すように、シリコン基板1の上に熱酸化を行なうことによって、例えば約400オングストロームの酸化膜3を形成すると、重金属汚染物質2の一部は、酸化膜3の内部や酸化膜3とシリコン基板1との界面に捕獲される。

【0039】工程3.次に酸化膜3上に多結晶シリコン膜4を例えば4000オングストロームさせる。堆積条件は、例えば、温度650℃、圧力1 torr、ガスは 40シランを用い、流量は500sccm程度でよい。さらに、多結晶シリコン膜4にリン拡散を820℃で60分の条件で行なう。この結果、図3(c)に示すように、重金属汚染物質2は主に多結晶シリコン膜4と酸化膜3の界面付近に集中する。

【0040】工程4. ところで、シリコン基板1の内部には、酸素原子12が存在している。ここで、例えば、1200℃で4時間の高温熱処理を行なうと、図3

(d) に示すように、表面近傍から酸素 1 3 が外方拡散 し、基板表面に酸素濃度の低い領域が形成される。 【0041】工程5.次いで、例えば、1000℃で8時間の熱処理を行なうと、シリコン基板1の内部に酸素析出物2が形成され、シリコン基板1の内部に残留していた重金属汚染物質2は、酸素析出物2に捕獲される図3(e)。

【0042】酸素析出物14は、図3(d)で示す低酸素領域、即ち表面近傍には形成されないので、表面近傍に残量していた重金属汚染物質2は素子形成領域から除去することができる。

【0043】工程6. さらに多結晶シリコン膜4と酸化膜3をウェットエッチングで除去すれば、多結晶シリコン膜4と酸化膜3とに捕獲されていた重金属汚染物質は、シリコン基板1上から除去できる図3(f)。

【0044】以上、本例では、イントリンシックゲッタリングを施す処理が終了してから、多結晶シリコン膜及び酸化膜の除去を行なったが、熱処理工程の前や、途中に行なってもよい。

-実施例4-

図4は、本発明の実施例4を説明した半導体装置製造工程における半導体装置の断面図である。

【0045】図4(a)~(c)までは、前述の工程1~工程3までと同様である。

【0046】ただし、図4(d)に示す低酸素領域を形成した後、600℃から800℃までの低温熱処理を施し、析出核を形成するという工程図4(e)を加える点が異なる。

【0047】つまり、シリコン基板1を酸化し、酸化膜3を形成(図4(b))後、多結晶シリコン基板4を堆積させ、多結晶シリコン基板4にリン拡散を施す(図4(c))。

【0048】ここで例えば、1200℃で4時間の高温 熱処理を行なうと、図4(d)に示すように、基板の表 面近傍から酸素13が外方拡散し、表面から図4(d) に示すように基板の表面から酸素13が外方拡散し、表 面から約50μmの深さまで酸素濃度の低い領域が形成 される。

【0049】次に、700℃で16時間の比較的低温の 熱処理を行なうと、図4(e)に示すように析出核8が 形成され、さらに、1000℃で8時間の熱処理を施す ことにより酸素析出物14が析出する。

【0050】この酸素析出物 14は低酸素領域には形成されないので、酸素析出物 14に捕獲されることになる重金属汚染もまた、低酸素領域、すなわち、基板表面から 50μ m以内の領域から除去される(図4(f))。

【0051】さらに、多結晶シリコン膜4と酸化膜3をウェットエッチングにて除去すれば、多結晶シリコン膜4と酸化膜3とに捕獲されていた重金属汚染物質はシリコン基板1から除去できる(図4(g))。

【0052】以上述べたように、本例では、前記実施例 3と同様に、多結晶シリコン膜及び酸化膜の除去はイン

トリンシックゲッタリングのための処理の前や途中に行 なってもよい。

-実施例5-

図5は、本発明の実施例5を説明した半導体装置製造工 程における半導体装置の断面図である。

【0053】工程1. 図5(a)において、シリコン基 板1の内部には、酸素原子16が存在している。

【0054】工程2. 例えば、1200℃で4時間の熱 処理を行うと、図5(b)に示すように表面近傍から酸 素濃度の低い領域が形成される。

【0055】工程3.次に、1000℃で8時間の熱処 理を行うと、シリコン基板1の内部に酸素析出物14が 生成する(図5(c))。この酸素析出物14は低酸素 領域には形成されず、表面から十分離れたシリコン基板 1の内部にだけ形成される。

【0056】工程4. 図5 (d) に重金属汚染物質2の 分布の一例を示す。ここで、重金属汚染不純物は、内部 の酸素析出物に捕獲されないで、デバイス活性層を形成 させるシリコン基板1の表面上に残存している。

【0057】工程5. ここで、熱酸化を行い、酸化膜6 を、例えば約400オングストローム成長させると、図 5 (e) に示すように重金属汚染物質2の一部は酸化膜 3の内部や酸化膜3とシリコン基板1との界面または、 酸素析出物4に捕獲される。

【0058】工程6.次に図5(f)に示すように、酸 化膜3上に多結晶シリコン膜4を例えば、4000オン グストローム堆積する。堆積条件は、例えば、温度65 0℃、圧力1torr、ガスはシランを用い、流量は5 にリン拡散を820℃、60分の条件で行う。この結 果、図5(f)に示すように重金属汚染物質2は多結晶 シリコン膜4と酸化膜3の界面付近及びシリコン基板1 の内部の酸素析出物14に集中する。

【0059】工程7. 続いて、多結晶シリコン膜4と酸 化膜3をウェットエッチングにて除去すれば、多結晶シ リコン膜4と酸化膜3とに捕獲されていた重金属汚染物 質2はシリコン基板1から除去される(図5(g))。 酸素析出物14は、素子形成領域から十分離れた場所に だけ存在するので、重金属汚染物質2及び酸素析出物1 4のような結晶欠陥を素子形成領域から除去することが できる。

- 実施例 6 -

図6は、本発明の実施例6を説明した半導体装置製造工 程における半導体装置の断面図である。

【0060】図6(b)に示したように低酸素領域を形 成した後600℃~800℃の範囲内の低温熱処理を施 し、析出核を形成するという工程(図6(c))を加え る点を除けば、第3の実施例(図5参照)と同様の工程 をたどる。

【0061】工程1. 図6 (a) のようにシリコン基板 1中に存在する酸素原子2を例えば1200℃で4時間 の高温熱処理を行うことにより外方拡散させる。

【0062】工程2. 図6(b)のように表面近傍に酸 素濃度の低い領域が形成される。

【0063】工程3.次に700℃で16時間の熱処理 を行うと、図6(c)のように析出核8が形成され、さ らに1000℃で8時間の熱処理を施すことにより、酸 素析出物14が発生する。酸素析出物14は、低酸素濃 素13が外方拡散し、表面から約50μmの深さまで酸 10 度である表面近傍には形成されない(図6(d))。図 6 (e)に重金属汚染物2の分布の一例を示す。

> 【0064】工程4.シリコン基板1を熱酸化し、酸化 膜3を形成する(図6 (f))。

> 【0065】工程5. その後、多結晶シリコン基板4を 堆積し、多結晶シリコン膜4にリン拡散を施す(図6 (g)).

【0066】工程6. 重金属汚染物質2は、多結晶シリ コン膜4と酸化膜3の界面付近及びシリコン基板1の内 部の酸素析出物14に集中する。そこで、多結晶シリコ ン膜4と酸化膜3を除去すれば、多結晶シリコン膜4と 酸化膜3とに捕獲されていた重金属汚染物質5はシリコ ン基板1から除去される(図6(h))。

- 実施例 7 -

上述の実施例6の例では、表面近傍に低酸素領域形成 後、600℃~800℃という比較的低温な熱処理を加 えることにより、析出核を生成し、制御性よく酸素析出 物を形成できるので、素子形成領域での重金属汚染や酸 素析出のような結晶欠陥の低減に、より効果的である。

【0067】すなわち、上述の各実施例を通じ、薄い酸 00sccm程度でよい。さらに、多結晶シリコン膜4 30 化膜上に形成した多結晶シリコン膜によって、半導体基 板中の重金属汚染を酸化膜と多結晶シリコン膜界面に捕 獲することができるので、酸化膜のみの場合に比較し、 より多くの重金属汚染を捕獲することができる。

> 【0068】さらに、イントリンシックゲッタリングを 施すための熱処理を行なう、例えば酸化膜及び多結晶シ リコン膜形成前に行っておくことにより、表面近傍の素 子形成領域での酸素析出物を除去することができるし、 あるいは、素子形成領域の比較的深い部分にある汚染物 質をも除去し、素子形成領域該に捕獲するため効果は一 層大きくなる。また、析出物に捕獲されることによって 残留する素子形成領域での汚染をも低減できる。

- 実施例 8 -

図7は本発明の実施例8を説明した半導体装置製造工程 における半導体装置の断面図である。

【0069】工程1. 図7 (a) に示すように、シリコ ン基板1の表面及び表面近傍に、例えば鉄などのような 重金属汚染物質2が存在する。

【0070】工程2. 図7(b)に示すように、シリコ ン基板1の上に酸化膜3を形成すると、重金属汚染物質 50 2の一部は、酸化膜3の内部や酸化膜3とシリコン基板

1との界面に捕獲される。

【0071】工程3.次に酸化膜3の上に、多結晶シリ コン膜4を、例えば4000オングストローム堆積させ る。堆積条件は、例えば、温度650℃、圧力1tor r、ガスはシランを用い、流量は500sccm程度で よい。さらに、多結晶シリコン膜4にリン拡散を820 ℃で60分の条件で行なう。この結果、図7(c)に示 すように、重金属汚染物質2は、主に多結晶シリコン膜 4と酸化膜3との界面付近に集中する。

【0072】工程4. つづいて多結晶シリコン膜4と酸 10 化膜3とをウェットエッチングにて除去すれば、シリコ ン基板1の表面及びその近傍での重金属汚染を著しく低 減することができる(図7(d))。

- 実施例 9 -

図8は本発明の実施例9を説明した半導体装置製造工程 における半導体装置の断面図である。

【0073】 工程1. 図8 (a) に示すように、シリコ ン基板1の表面の一部に厚い素子分離酸化膜6(例えば 6000オングストローム)が形成されている点を除け ば、前記図7に基づく例と同様の工程である。

【0074】工程2. 図8(b)に示すように、シリコ ン基板1を酸化し、酸化膜3を形成する。

【0075】工程3. その後、図8(c)に示すように 多結晶シリコン膜4を堆積し、多結晶シリコン膜4にリ ン拡散を施す。

【0076】工程4. 次いで、図8(d)に示すよう に、捕獲した重金属汚染物質2ごと、多結晶シリコン膜 4及び酸化膜3を除去する。

【0077】本実施例では、素子分離酸化膜6が存在す ることにより基板に段差が生じ、さらに応力の集中が生 30 摩、エッチングの工程を経て得られる。 じるため、汚染物質を蓄積しやすくなっている。とく に、素子分離酸化膜6の端の部分に重金属汚染物質2が 集中しやすい。しかも、鉄などは、酸化膜上に集まる傾 向がある。このため、多結晶シリコン膜を用いることに よる汚染物質除去効果は、前記図7に基づく例の場合よ りさらに大きい。

一実施例10-

図9は本発明の実施例10を説明した半導体装置製造工 程における半導体装置の断面図である。

【0078】工程1. 図9(a)に示すように、シリコ 40 レーザーアニール層18を形成する。 ン基板1の内部には酸素原子12が存在する。

【0079】工程2. 例えば、1200℃で4時間の高 温熱処理を行なうと、図9(b)に示すように、表面近 傍から酸素13が外方拡散し、表面から約50μmの深 さまで酸素濃度の低い領域が形成される。

【0080】工程3.次に、700℃で16時間の比較 的低温の熱処理を行なうと、図9(c)に示すように析 出核15が形成され、さらに、1000℃で8時間の熱 処理を施すことにより、シリコン基板1の内部に酸素析

には形成されず、費用面の素子形成領域から十分離れた シリコン基板の内部にだけ形成される(図(d))。

【0081】工程4. 図9 (e)に重金属物質2の分布 の一例を示す。重金属汚染物質2の一部が、基板内部の 酸素析出物14に捕獲されないで、デバイス活性層が形 成されるシリコン基板表面に残存している。

【0082】工程5.ここで熱酸化を行い、酸化膜3を 例えば400オングストローム成長させると、図9

(f) に示すように重金属汚染物質2の一部は、酸化膜 3の内部や酸化膜3とシリコン膜シリコン基板1との界 面または酸素析出物14に捕獲される。

【0083】工程6.次に図9(g)に示すように、酸 化膜3上に多結晶シリコン膜4を堆積し、多結晶シリコ ン膜4にリン拡散を施すと、重金属汚染物質2は、主に 多結晶シリコン膜4と酸化膜3の界面付近に集中する。

【0084】工程7.つづいて、多結晶シリコン膜4と 酸化膜3とをウェットエッチングにて除去すれば、多結 晶シリコン膜4と酸化膜3に捕獲されていた重金属汚染 物質2はシリコン基板1から除去される(図9

(h)).

【0085】本実施例では、重金属汚染物質を捕獲する 酸素析出物14が、デバイス活性領域から十分離れた領 域にだけ存在するように処理するので、デバイス活性領 域での汚染の低減に、より効果的である。

-実施例11-

図10は本発明の実施例11を説明した半導体装置製造 工程における半導体装置の断面図である。

【0086】工程1. 図10(a)に示すように、シリ コン基板1はシリコン単結晶インゴットから切断、研

【0087】工程2.このシリコン基板1に、サイドブ ラスト法によって、図10(b)に示すようなサンドブ ラスト損傷17を与える。

【0088】工程3.次に、シリコン基板1をAr(ア ルゴン)ガス中で600℃で加熱保温した上で、XeC 1 (塩化キセノン)をレーザー源とするエキシマレーザ ーをレーザーエネルギー密度 0.2 J/c mパルスでサ ンドプラスト損傷17上に照射する。損傷面は表面から 0. 2 μmまで溶融して図10 (c) にみられるように

【0089】工程4. その後、シリコン基板1を降温さ せ、損傷面と相対する面を鏡面に仕上げて、シリコン基 板1を得る。図10(d)に重金属汚染物質2の分布の 一例を示す。この重金属汚染物質2はデバイス活性層が 形成されるシリコン基板1の表面に残存している。

【0090】工程5.図10(e)に示すように、シリ コン基板1を熱酸化して酸化膜3を形成する。

【0091】工程6. その後、図10(f)に示すよう に、多結晶シリコン膜4を堆積し、多結晶シリコン膜4 出物14が析出する。この酸素析出物14は低酸素領域 50 にリン拡散を施す。重金属汚染物質2は多結晶シリコン

膜4と酸化膜3の界面付近及びシリコン基板1の裏面の レーザーアニール層18やサイドプラスト損傷17に集 中する。

【0092】工程7.図10(g)に示すように、多結晶シリコン膜4と酸化膜3を除去すれば、多結晶シリコン膜4と酸化膜3とに捕獲されていた重金属汚染物質2はシリコン基板1から除去される。

【0093】本実施例では、エクストリンシックゲッタリングの方法としてサンドプラスト法とレーザー堆積法を挙げたが、その他のバックサイドダメージ法、裏面にイオン注入を行い結晶格子を損傷させるイオン注入法や裏面に過剰のドーバントを拡散させて結晶格子を歪ませる方法などを用いてもよい。

【0094】また、イントリンシックゲッタリングを施す熱処理、例えば1100℃以上高温熱処理と800℃以下の低温熱処理の組合せを行うことによって、デバイス活性領域である表面近傍の酸素析出を除去する工程を追加すれば、さらに有効である。

- 実施例12-

図11は本発明の実施例12を説明した半導体装置製造 20 工程における半導体装置の断面図である。

【0095】工程1.図11(a)に示すように、シリコン基板1の表面及び表面近傍に、例えば鉄等の重金属汚染物質2が存在する。

【0096】工程2. 図11(b)に示すように、シリコン基板1を酸化し、酸化膜3を形成する。

【0097】工程3. 図11(c)に示すように、多結晶シリコン膜4を堆積し、リン拡散を施す。

【0098】工程4. 裏面に保護膜を形成しておき、多結晶シリコン膜4及び酸化膜3のウェットエッチングを 30行えば、素子形成面に形成された多結晶シリコン膜4と酸化膜3のみ除去され、デバイス活性領域であるシリコン基板の表面及びその近傍における重金属汚染物質も同時に除去される(図11(d))。一方、裏面の多結晶シリコン膜4及び酸化膜3は残される。

- 実施例13-

裏面に多結晶シリコン膜を残し、デッターシンクとして活用することによって、デバイス活性領域から重金属等の汚染物質を除去する。この場合、素子形成面の多結晶シリコン膜と酸化膜を除去した後の工程においても、汚 40 染除去の効果を持続することができる。

【0099】すなわち、上述した実施例によれば、薄い酸化膜上に形成した多結晶シリコン膜によって、半導体基板中の重金属汚染物質を酸化膜と多結晶シリコン膜との界面に捕獲することができるので、酸化膜のみの場合に比較して、より多くの重金属汚染物質を捕獲し、デバ

イス活性領域から除去できるという利益を得る。

【0100】特に、LOCOS等の素子分離を形成後、本例の汚染除去を行うと、鉄等の重金属がLOCOS端の酸化膜上に集まりやすい性質があるため、効果は一層大きくなる。

【0101】また、イントリンシックゲッタリングのための熱処理やエクストリンシックゲッタリングのための裏面歪の形成を行うことにより、半導体基板の表面近傍のデバイス活性領域での汚染をより効果的に低減することができる。

[0102]

【発明の効果】以上説明した通り、本発明によれば、汚染物質の除去を容易に行なうことのできる半導体装置の 製造方法を提供することができる。

【図面の簡単な説明】

【図1】本発明の実施例1を説明した半導体装置製造工程図である。

【図2】本発明の実施例2を説明した半導体装置製造工程図である。

0 【図3】本発明の実施例3を説明した半導体装置製造工程図である。

【図4】本発明の実施例4を説明した半導体装置製造工程図である。

【図5】本発明の実施例5を説明した半導体装置製造工程図である。

【図6】本発明の実施例6及び7を説明した半導体装置 製造工程図である。

【図7】本発明の実施例8を説明した半導体装置製造工程図である。

0 【図8】本発明の実施例9を説明した半導体装置製造工程図である。

【図9】本発明の実施例10を説明した半導体装置製造工程図である。

【図10】本発明の実施例11を説明した半導体装置製造工程図である。

【図11】本発明の実施例12を説明した半導体装置製造工程図である。


【図12】従来技術の半導体装置製造工程を説明した図である。

0 【図13】従来技術の半導体装置製造工程を説明した図である。


【符号の説明】

- 1 シリコン基板
- 2 重金属汚染物質
- 3 酸化膜
- 4 多結晶シリコン膜

12




[図4] [図5]



(h)

14

【図9】



【図11】

